从数据转换中获取最佳性能

从数据转换中获取最佳性能

在汽车电子控制电路里面，尤其在自动隔断系统或电子稳定性程序上，模拟与数字转换的质素确实是生死一线之隔，任何的迟缓或者不准确都会减低在紧急情况下保护车辆乘客的能力。虽然这是一个极端例子，但却说明了数据转换质素如何冲击用来控制模拟电子线路的数字微处理器的最终性能，故此这是一个不容忽视的课题。

转换质素最终由所采用的模 ─ 数转换器（ADC）及数 ─ 模转换器（DAC）的质素，支援元件，以及在信号链路上所采用的技术设计来支配及决定。

成本也是在商业发展限制以内提高质素的一个问题。产品预算即是说找寻能提供最佳成本 ─ 性能比的元件。此外，通过布局及噪声问题引发的普遍误差，以及其他意想不到的技术困难，都会影响到设计的效率和与所需元件有关的质素（及成本）。

本文目的是要审查在ADC及DAC（现在起将之统称为ADC）里面找到的最普遍造成误差的源头。会以Microchip及National Semiconductor两家公司的样本元件为参照。并且会详细讨论数个样本应用电路。

另外也提出意见，使大家领悟数据书中所隐含的意义，挑出任何明显的性能问题。 

  误差之源模拟与数字转换误差可分为与直流（DC）及交流（AC）有关的误差，DC误差又细分为四类∶量化误差、微分线性误差、积分线性误差、偏移与增益误差。AC误差一般与信噪及总谐波失真（THD）问题有关。

量化是最基本误差，用图1所示的简单3bit转换器来说明，输入电压被数化，以8个离散电平来划分，分别由代码000至111去代表它们，每一代码跨越Vref/8 的电压范围（以n bit转换器来讲这是由Vref/2n计算出）。代码大小一般被定义为一个最低有效位（LSB），若假定Vref = 8V的话，每一代码之间的电压变化就代表1V。换言之，产生指定代码的实际电压与代表该码的电压两者之间存有误差。一般来讲，0.5LSB偏移加入到输入端便导致在理想过渡点上有+/-0.5LSB的量化误差，在上述例子中即是有+/-0.5V误差。

由於图1所示是一个理想的转换器。其码至码过渡点相隔1LSB，然而，在实际ADC当中情况不是这样，出现了微分非线性（DNL）误差，正如图2所示。代码010及011之间过渡有一个0的DNL。因为刚好1 LSB。可是，000至001过渡就有一个+0.2 LSB的DNL，因它有1.2 LSB的代码宽度。倘若DNL误差被指为大於+/- 1 LSB的话。该转换器就可能有漏失码，代码100永不出现在输出端，因为转换器给代码101有2.2的DNL值∶应要注意，在数据书上如没有清楚说明DNL数字的话，可视该转换器为没有漏码，暗示它有优於+/- 1 LSB的DNL数字，譬如Microchip MCP320X 12 bit转换器系列在数据书订明为+/- 1 LSB DNL。

倘若转换器应用在一个闭环控制系统里面，差劣的DNL影响会造成系统“寻觅”（在设定点周围摇摆不定而又未能静止於稳定情况），也势必降低信噪比（SNR）。

数学积分的DNL

然而，不是常常一定要选具有+/- 1 LSB DNL的ADC，譬如一个有+/- 4 LSB DNL的16 bit转换器（即14 bit没有漏码）适合於需有13 bit分辨率的设计，比起没有漏码的16bit转换器更为便宜。

积分非线性（INL）是DNL误差的数学积分，即是说一个具有良好INL的ADC保证有良好的DNL。INL乃描述转换器与理想线性传递函数的偏差，如图3所示，制造商普遍有两种不同方法去测量INL，对於设计师的“端点”及“最佳适配”是有重要推断。

就以“最佳适配”法来讲，最佳适配线性传递函数从该器件INL平衡传递函数的正负偏差推算出来。这样造出了比由“末端”方法所得的更佳INL数字。然而，在实际当中为要实现这些数字，使用者必须为增益及偏移误差调节每一转换器，对於大多数设计师来讲这是不切实际不是所希望的。

至於端点方法，线性传递函数是在头与尾码过渡的连线上来定义，INL就是指为与这线的偏差，它虽给於一个更保守的结果，但对使用者更为有用，因只要两端点作出调节它便给於期望的INL最坏情况。公司如National Semiconductor采用“端点”方法。由於INL与DNL两者都不能校准或修正，所以，当选择一个符合所指定误差预算的ADC时，它们是很重要的参考参数。

增益与偏移误差也发生在ADC转换器里面，但却可利用微控制器来校正它。偏移电压误差是指在所有输出代码上与代码过渡点的偏差，通常在第一个代码过渡点上测量。值得留意的是如果转换采用单极性方式的话，虽然这误差可以校正，但它会导致动态范围有一些损失。增益误差定义为与理想模拟-数字传递函数的偏差。确定最末代码过渡点，并用偏移误差值减去它，便可计算出增值误差。增益误差也与所采用的基准电压有关，故此，注意数据书是否采用内部抑或外部基准电压对决定增益误差亦很重要。

有时会用另一数字来说明，属於完全未调节误差或绝对误差，这是所有误差来源的规格，它给于设计师确定元件是否符合某特定误差预算而不用进一步校准的直接方法。大部份数据书都给以表列误差的规格，以便设计师选取一个符合既定误差预算的元件。

AC信号

上述的误差是表达转换器的DC性能程度，如果设计师要确定一个使用AC信号的元件的话，就须考虑好几项其他电气特性。主要规格有信噪比（SNR）、信噪与失真比（SINAD），总谐波失真（THD）、无寄生的动态范围（SFDR）及有效位数（ENOB）。最末的一个是有助於量化动态性能的规格。
SNR是输出信号振幅对输出噪声的比值，当中并不包括谐波及DC在内。这个量化当中有三种成分∶噪声、转换器本身产生的噪声、应用噪声。量化噪声关系到传换器的分辨率，转换器内里的噪声主要是与输入比较器功能的完善程度有关。由於这个准确性使高的压摆率下降，故值得留意SNR所定义的频率。理论上最高SNR为∶

SNR max（dB）= 6.02n + 1.76
式中n = 转换器分辨率（bit）

THD乃表示转换器的线性度，用意表达其对信号的谐波含量的作用或影响。它是谐波和方根（root-sum-square）的有效值，而噪声相对於正弦输入的有效值（RMS）。

在数据书中找寻更有用的数值是SINAD，因它表达ADC引进的噪声谐波及失真的程度。在完美转换器中、SINAD与SNR是相同的。将SINAD数字转化为有效位数（ENOB）会对转换器质素有更多一点具意义的概念，不过亦有许多制造商在其数据书中表明ENOB，两者的关系为∶

ENOB = （SINAD - 1.76）/6.02

ENOB乃代表完美转换器具有的位数分辨率去给与相同的SINAD。再要留意必须指定取样频率及测试条件。当频率接近奈奎斯特（Nyguist）速率时ENOB会下降。改善SNR的方法是对关注的信号实行过取样，每次取样频率加大一倍噪声底便降低3dB。

SFDR被定义为期望输出信号的有效值与最大振幅输出频率（不存在於输入端）的差值。对设计师来讲这是很重要的，因说明了转换器可以分辨最低信号电平。

电路设计问题

既已了解ADC数据书如何定义误差，现在更重要的是明白差劣的电路设计如何严重损害转换器的性能。於信号源与ADC之间通常需要进行某些信号波形处理。当中采用任何电阻均会引入噪声，故选用的数值应取实际低值。

图4所示为简单的缓冲器，应要避免采用电阻排，因元件之间的电容颇高。可导致高频耦合到信号路径。反馈电阻输出则与连接在运放正端的电阻之间的电容可造成振荡。这会出现为一个DC偏移。

运放的选择也很重要，影响系统性能的放大器规格是偏移误差电压和输出噪声系统，信号波形处理缓冲器还有其他难以捉摸的问题。

图5a所示为一个具有2倍增益的缓冲器，这里有两个潜在问题，首先，大多数取样ADC的输入端是一个开关式电容器负荷，这类电路可以从输入引脚输出能量。故此它构成了放大器输出振铃或振荡是有可能的。聪明的防预措施是用RC网络来把输出退耦合，如图5b所示。

其次，放大器工作於一个低增益上，会令它更易於振荡，将输入信号衰减及提升放大器的增益可突显这问题。

不适当的电源退耦合也可导致差劣的数据转换效能，当ADC输出改变状态时，输出驱动器会汲取很大动态电流，因它正要突然间驱动电容负荷，此举有两条路径造成噪声，首先，由输出汇集的任何电流通过元件衬底（芯片地），并且可造成公共模式，因为当作出转换时这个电压由输入有效地减去。减短ADC与微处理器之间的距离及采用串联电阻，即可限制这个影响。

其次，如果输出为源流，那麽这些大电流便在电流引脚上造成噪声。倘若模拟与数字电源引脚没有适当的退耦，这噪声使耦合去模拟电路。

良好的退耦合方案

图6所示为给National ADC12040的一个良好退耦合方法。挑选备有优良电源抑制比（PSRR）的ADC和缓冲器亦可减少这影响（但须留意PSRR会随频率增加而下降）。

采用地平面也是对减低噪声有益处，不过，应注意要确保地平面上的间隙与信号路径平行。

采用时钟来驱动转换器也可造成一些轻率大意的问题，首会耦合到信号路径而削弱性能，故此，其游走路线应要远离模拟信号。倘若时钟有过量的颤动（即显现有周与周的占空因数变化），便会有更显著的影响。这些颤动会由於布局差，时钟线不获正确端接，以及时钟电路设计不良所致。最聪明的做法是把时钟线当作传输线看待，并且给于正确端接。如果路径长度上所造成的延迟是超越6倍时钟上升时间的话。就必要这样做。FR4基板的延迟一般每毫米6ps，换言之，以2ns上升时间的信号来讲，长度超过55毫米的时钟线就必须视作为传输线，并给于正确端接。

基准电路

最後须於考虑的电路是基准源，基准源的质素对系统性能具重大的意义，原因是模拟信号是以它作为比较。须留意的明显参数包括初始准确性、温度系数及输出噪声。譬如，设计师需一个工作於-40℃至+85℃温度范围及有12 bit准确度的系统，基准就需要优於4ppm。

有一种技术可减低对甚低漂移元件的需求，这是采用如图7所示的比率计测量，基准把传感器连同ADC馈入，有效地抵消基准电压上的任何漂移，因它一同影响ADC与模拟输入。

图8为一个典型的基准电路，可用来加快比如National ADC1175之类的低功率ADC。基准输出经济缓冲，以提供ADC输入所需的低阻抗驱动。选用的拉上电阻数值是要足够低，才保证基准二极管在其温度范围内有低漂移。


留心陷阱

显而易见，在使用ADC设计之时有许多潜在的误差源头，每一个都会对总体性能及应用成本大打折扣。然而，只要留心那些普遍潜在的麻烦地方，就可以很容易将之识别及避开它。

这是重要的关头，因为数据转换性能对最终应用及产品的冲击会令到其商业上的成功构成直接影响。